设计PCB时，确保高速信号线下方有完整的连续地平面。信号线与回流路径越近、耦合越好，环路面积越小，辐射越低。如果必须跨分割，在信号层用过孔缝合电容来提供交流回流通道。

错误 4：电源去耦不合理

去耦电容统一放在PCB角落，走线老长。有些工程师干脆在原理图上随便放几个电容，PCB布局时再处理。

去耦电容的作用是为芯片提供瞬态电流。如果走线电感过大，高频电流无法快速提供，芯片噪声会直接耦合到电源和地平面，引发辐射。

去耦电容应尽量靠近芯片电源引脚，走线短而粗。多个电容并联时，最小容值的电容要最靠近引脚。对于电源完整性要求高的芯片，考虑使用电源平面和专门的去耦网络。

错误 5：时钟信号处理草率

时钟线随便走，穿插在板子各个角落。没有做阻抗控制，也没有端接匹配。

时钟信号是板子上最典型的高速周期信号，含有丰富的谐波分量，是EMI的主要来源。时钟线的反射和振铃会产生更强的辐射。

时钟线做50欧姆阻抗控制（微带线或带状线），走线尽量短。使用源端串联匹配电阻消除反射。在时钟晶体和芯片附近用地线包围或铺铜隔离。时钟线避免跨越电源和地分割。

错误 6：接口防护缺失

USB、串口、网口等接口电路干干净净，什么防护器件都没有。ESD测试一打就挂。

接口是外部干扰进入板子的主要通道。静电、快速脉冲群等瞬态干扰会直接耦合到信号线上，损坏芯片或造成系统死机重启。

所有外部接口都要加防护电路。USB/以太网用TVS管阵列，电源入口加共模扼流圈和TVS。高速接口要注意防护器件的寄生电容不能影响信号质量。防护器件要靠近连接器放置。

错误 7：屏蔽设计不到位

随便加个金属罩就完事，不关注屏蔽罩与PCB的连接方式。缝隙、孔洞随便开，不做导电衬垫处理。

屏蔽的有效性取决于最薄弱的环节。屏蔽罩与PCB之间的不良接触会形成缝隙天线，让高频能量泄漏出去。孔洞直径超过波长的1/20就会显著降低屏蔽效果。

屏蔽罩与PCB之间要保证周边良好搭接，使用导电泡棉或指簧片。必要的长孔改为多个小孔。屏蔽罩与连接器外壳连接处要用射频衬垫处理好。对于敏感信号，线缆出屏蔽体时要加穿心电容或馈通滤波器。

错误 8：布局布线无 EMC 意识

布局只考虑信号流向和布线方便，模拟数字混在一起，强电弱电相邻。走线能连上就行，不考虑串扰。

PCB布局布线是EMC的基础。模拟数字混合会导致数字噪声耦合到模拟电路，强电干扰弱电，走线平行会引发串扰。这些问题后期整改难度极大。

分区布局：模拟区、数字区、电源区、接口区相互隔离。敏感信号走内层，高速信号两侧包地。强弱电线路分层或垂直走线，保持足够间距。连接器附近合理布置滤波电容和防护器件。

错误 9：测试方法不规范

EMC测试时线缆随意摆放，测试配置和实际使用不一致。整改过程中频繁变换测试条件，找不到真正的干扰源。

EMC测试对环境配置很敏感。线缆是良好的天线，摆放位置不同会极大影响测试结果。如果测试配置与实际产品使用状态不符，即使通过了测试，实际使用中可能还是出问题。

严格按照标准要求布置测试场地和产品配置。使用规定长度的标准线缆，线缆布置方式要符合测试标准。整改时每次只改变一个参数，便于定位问题。保留测试曲线和整改记录，方便后续追溯。

错误 10：忽视结构影响

PCB设计时完全不考虑外壳材料、金属支架、开孔位置对EMC的影响。产品组装后才发现辐射超标是因为结构问题。

产品是个完整的系统，PCB只是其中一部分。金属外壳会形成屏蔽，但开孔、缝隙、连接器开口都是泄漏点。产品内部PCB上的辐射会通过这些途径耦合到外部空间。

从产品立项阶段就要考虑结构EMC设计。确定外壳材料、评估开孔必要性、规划连接器和指示灯位置。对于必要的通风孔，采用 honeycomb 蜂窝结构或截止波导窗。PCB与结构件搭接处使用导电衬垫或 EMC 密封条。

EMC整改最怕的不是技术难度，而是意识问题。大多数新手踩的坑，都是因为没有把EMC当成设计的一部分，而是在测试失败后才想起来补救。那时候改动成本高、效果差，往往事倍功半。

其实只要在设计初期多花一点时间注意这些细节，后面的整改工作会轻松很多。当然，EMC涉及的知识面很广，实战经验非常重要。如果你在项目中遇到具体问题，欢迎在评论区交流，看到都会回复。

电路设计这条路，细节决定成败。祝大家的产品都能一次性通过EMC认证，少走弯路。返回搜狐，查看更多