数字逻辑电路基础
引言：计算机运算的基石我们日常使用的计算机能够执行复杂的计算任务，其核心是中央处理器（CPU）。那么，CPU 究竟是如何实现最基础的算术...
引言：计算机运算的基石我们日常使用的计算机能够执行复杂的计算任务，其核心是中央处理器（CPU）。那么，CPU 究竟是如何实现最基础的算术运算，例如加法呢？答案在于其物理实现的最小单元——逻辑电路。所有高级的计算功能，无论是算术、逻辑判断还是数据存储，最终都会被分解为底层逻辑门的组合与协作。本文将系统地介绍数字逻辑电路的基础知识，从基本的逻辑门到构建复杂功能组合逻辑电路的过程。
一、 基本与通用逻辑门逻辑门是执行基本逻辑运算的电子电路。它们是数字电路的基本构建块。
1.1 三种基本逻辑门以下是构成所有复杂逻辑电路的三种最基本的逻辑门。
与门 (AND Gate)
功能：当所有输入均为高电平（逻辑 1）时，输出才为高电平（逻辑 1）；否则输出为低电平（逻辑 0）。
逻辑表达式：$Y = A \cdot B$ (或 $Y = AB$)
真值表：
A
B
Y
0
0
0
0
1
0
1
0
0
1
1
1
或门 (OR Gate)
功能：当任意一个输入为高电平（逻辑 1）时，输出即为高电平（逻辑 1）；只有所有输入都为低电平（逻辑 0）时，输出才为低电平。
逻辑表达式：$Y = A + B$
真值表：
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
非门 (NOT Gate)
功能：输出与输入逻辑状态相反。它也被称为反相器。
逻辑表达式：$Y = \overline{A}$ (或 $A’$)
真值表：
A
Y
0
1
1
0
1.2 常用衍生与通用逻辑门除了上述三种基本门，还有一些由它们组合而成的、在实际电路设计中极为常见的逻辑门。
与非门 (NAND Gate)
功能：与门的输出取反。当所有输入均为高电平时，输出为低电平；否则输出高电平。
重要性：与非门是一种通用门 (Universal Gate)，仅使用与非门就可以实现与、或、非三种基本逻辑功能，从而构建任何复杂的逻辑电路。
逻辑表达式：$Y = \overline{A \cdot B}$
或非门 (NOR Gate)
功能：或门的输出取反。当所有输入均为低电平时，输出为高电平；否则输出低电平。
重要性：或非门同样是一种通用门。
逻辑表达式：$Y = \overline{A + B}$
异或门 (XOR Gate)
功能：当两个输入不相同时，输出为高电平（逻辑 1）；当两个输入相同时，输出为低电平（逻辑 0）。异或运算也被称为“模2加法”。
逻辑表达式：$Y = A \oplus B = A\overline{B} + \overline{A}B$
真值表：
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
同或门 (XNOR Gate)
功能：异或门的输出取反。当两个输入相同时，输出为高电平（逻辑 1）；当两个输入不相同时，输出为低电平（逻辑 0）。因此，同或门常被用作“一致性检测器”。
逻辑表达式：$Y = \overline{A \oplus B} = AB + \overline{A}\overline{B}$
真值表：
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
1
二、 组合逻辑电路分析与设计组合逻辑电路的特点是，其任意时刻的输出仅仅取决于该时刻的输入信号，而与电路之前的状态无关。
2.1 组合电路的设计流程如何根据一个特定的逻辑需求，设计出对应的硬件电路？通常遵循以下步骤：
逻辑抽象与真值表构建：首先对需求进行分析，确定输入变量和输出变量。然后，通过列出所有输入组合及其对应的期望输出来构建真值表。
逻辑表达式的提取与化简：根据真值表，可以写出未简化的逻辑表达式（通常是“最小项之和”形式）。为了降低电路的复杂度和成本，需要对该表达式进行化简。常用的化简方法是卡诺图 (Karnaugh Map)。
卡诺图原理：卡诺图是一种将真值表图形化的工具，它利用格雷码的排列方式，使得逻辑上相邻的最小项在图中物理相邻。通过圈出图中相邻的“1”方格（2, 4, 8…个），可以直观地找出可合并的项，从而实现逻辑化简。
熟练使用卡诺图是数字电路设计的一项基本技能，需要通过练习来掌握。
绘制逻辑电路图：将化简后的最终逻辑表达式，使用对应的逻辑门符号，绘制出完整的逻辑电路图。
2.2 组合电路的分析流程分析流程与设计流程相反，旨在理解一个已有电路的功能。
写出逻辑表达式：根据给定的逻辑电路图，从输入端开始，逐级向输出端写出每个逻辑门的表达式，最终得到整个电路的输出逻辑表达式。
化简表达式：对得到的表达式进行化简，以便更清晰地理解其逻辑关系。
列出真值表：基于最终的逻辑表达式，计算所有输入组合对应的输出，并整理成真值表。
分析逻辑功能：通过解读真值表或分析逻辑表达式，最终确定该电路所实现的具体功能（如加法器、译码器等）。
三、 典型的组合逻辑电路实例以下是一些在计算机中扮演关键角色的标准组合逻辑电路。
半加器 (Half Adder)
功能：实现两个一位二进制数的相加，不考虑来自低位的进位。
输入：两个加数位 A 和 B。
输出：本位和 (Sum) S，向高位的进位 (Carry-out) Co。
逻辑表达式：
$S = A \oplus B$
$C_o = A \cdot B$
一位全加器 (Full Adder)
功能：实现两个一位二进制数与一个来自低位的进位相加。它是构成多位加法器的基本单元。
输入：两个加数位 A、B，以及来自低位的进位 (Carry-in) Ci。
输出：本位和 (Sum) S，向高位的进位 (Carry-out) Co。
逻辑表达式：
$S = A \oplus B \oplus C_i$
$C_o = (A \cdot B) + (C_i \cdot (A \oplus B))$
超前进位加法器 (Carry-Lookahead Adder)
背景：将多个全加器串联构成的行波进位加法器（Ripple-Carry Adder）存在一个显著缺点：每一位的计算都必须等待前一位的进位信号，导致加法速度随位数增加而显著变慢。
核心思想：超前进位加法器的设计是为了并行计算所有进位。它通过引入“进位产生”（Generate, $G_i = A_i \cdot B_i$）和“进位传递”（Propagate, $P_i = A_i \oplus B_i$）逻辑，使得每一位的进位 $C_{i+1}$ 可以直接由 $G_i$、$P_i$ 和初始进位 $C_0$ 计算得出，而无需逐级等待。这极大地提升了多位加法器的运算速度。
译码器 (Decoder)
功能：将一个N位的二进制输入代码，转换为 $2^N$ 个唯一的输出信号之一。即，对于每个唯一的输入码，只有一条对应的输出线被激活。
应用：译码器在计算机中应用广泛，最典型的是内存地址译码。当CPU需要访问某个内存地址时，它会将地址码（二进制）发送给译码器，译码器则激活对应的那一个内存单元，以进行数据读写。
